• 전체
  • 전자/전기
  • 통신
  • 컴퓨터
닫기

사이트맵

Loading..

Please wait....

학술대회 프로시딩

홈 홈 > 연구문헌 > 학술대회 프로시딩 > 한국정보통신학회 학술대회 > 2017년 추계학술대회

2017년 추계학술대회

Current Result Document : 35,536 / 35,536

한글제목(Korean Title) 배열 안테나 기반 협대역 간섭신호 제거를 위한 저면적 FFT 프로세서 설계 연구
영문제목(English Title) Design of Low-complexity FFT Processor for Narrow-band Interference Signal Cancellation Based Array Antenna
저자(Author) 양기정   원현희   박성열   안병선   강행익   Gi-jung Yang   Hyun-Hee Won   Sungyeol Park   Byoung-Sun Ahn   Haeng-Ik Kang  
원문수록처(Citation) VOL 21 NO. 02 PP. 0621 ~ 0622 (2017. 10)
한글내용
(Korean Abstract)
본 논문에서 배열 안테나 기반 협대역 간섭신호 제거를 위한 저면적 FFT 프로세서 구조를 제안하고 5채널 64/128/512-point FFT 프로세서를 하드웨어로 구현 및 검증하였다. 제안된 flexible-Multipah Delay Commutator(MDC) 방식을 이용하여 5채널 입력 데이터를 하나의 FFT 프로세서로 처리했으며, 제안된 Mixed Radic-4/2/4/2/4/2 분해 방법을 통해 복잡도 측면에서 가장 큰 비중을 차지하는 비단순 승산의 수를 줄임으로써 복잡도를 크게 낮추었다. 제안된 FFT 프로세서는 Xilinx system generator로 설계한 후, Xilinx Virtex-7 FPGA에 기반하여 구현하였다. 구현 결과 slices 17508개, DSP48s(dedicated multiplier) 108개로 구현 가능함을 확인하였다.
영문내용
(English Abstract)
In this paper, a low-complexity FFT processor is proposed for narrow-band interference signal cancellation based array antenna. The proposed FFT pocessor can support the variable length of 64, 128 and 512. By reducing number of non-tirval multipliers with mixed radix-4/2/4/2/4/2 algorithm and flexible multi-path delay commutator(MDC) architecture, the complexity of the proposed FFT processor is dramatically decreased. The proposed FFT processor was designed in Xilinx system generator and Implemented with Xilinx Virtex-7 FPGA. With the proposed architecture, the number of slices for the processor is 11454, and the number of DSP48s is 194.
키워드(Keyword) GPS   Interference   FFT   Flexible   MDC                 
파일첨부 PDF 다운로드