• 전체
  • 전자/전기
  • 통신
  • 컴퓨터
닫기

사이트맵

Loading..

Please wait....

국내 학회지

홈 홈 > 연구문헌 > 국내 학회지 > 데이터베이스 연구회지(SIGDB)

데이터베이스 연구회지(SIGDB)

Current Result Document : 562 / 562

한글제목(Korean Title) 멀티코어 환경의 In-Memory 데이터베이스 상에서 효율적인 트랜잭션 처리를 위한 충돌 예측 기반 트랜잭셔널 메모리 기법
영문제목(English Title) Conflict Prediction based Transactional Memory Technique for Efficient Transaction Processing in Multi-core In-Memory Databases
저자(Author) 윤민   강문환   장연우   장재우   Yoon Min   Mun-Hwan Kang   Yeon-Woo Jang   Jae-Woo Chang        
원문수록처(Citation) VOL 33 NO. 02 PP. 0163 ~ 0179 (2017. 08)
한글내용
(Korean Abstract)
최근 Intel에서 처음으로 상용화된 Hardware Transactional Memory(HTM)로써 Transactional Synchronization Extension(TSX)를 제안하였다. HTM은 트랜잭션 처리를 위한 병렬 프로그래밍 패러다임을크게 바꾸었으며, 이를 이용한 다수의 연구들이 제안되었다. 그러나, 기존 연구들은 다양한 워크로드에 대해 획일화된 환경을 제공하는 문제점이 존재한다. 따라서 이러한 문제점을 해결하기 위해, 본 논문에서는 멀티코어 인메모리 환경에서의 효율적인 트랜잭션 처리를 위한 충돌 예측 기반 트랜잭셔널 메모리 기법을 제안한다. 제안하는 충돌 예측 기반 트랜잭셔널 메모리 기법은 충돌 예측을 위한 매트릭스를 구성하며, 각 트랜잭션에 대한 메타데이터를 축적하고, 다양한 트랜잭션의 abort 분석을 통한 충돌 예측을 제공한다. 이를 통해 트랜잭션의 충돌 예측을 수행하여 최상의 성능을 보장하는 HTM 및 직렬 실행을 수행함으로써, 멀티 코어 환경에서 트랜잭션 처리 효율을 향상시킨다. 아울러, 경사하강법 기반 jump 알고리즘 및 트랜잭션 필터링 기법을 통해 각 워크로드 내에서 트랜잭션의 특성을 반영한 효율적인 HTM 재시도 정책을 제공한다. 마지막으로 STAMP를 통한 성능평가를 통해, 제안하는 기법이 기존 기법에 비해 50-200%의 성능 향상을 달성함을 보인다.
영문내용
(English Abstract)
Recently, Intel proposed Transactional Synchronization Extension (TSX) as its first mainstream Hardware Transactional Memory (HTM), HTM has greatly changed the parallel programming paradigm for transaction processing. As a result, a number of studies on HTM have been actively done. However, the existing studies have a problem that they provide a static HTM configuration for all workloads. To solve the problem, we propose a hardware transactional memory scheme based on conflict prediction for efficient transaction processing in multi-core in-memory environments. First, the proposed HTM scheme constructs a matrix for conflict prediction, collects metadata about transactions, and provide conflict prediction through the analysis of various transactions aborts. As a result, the proposed HTM scheme improves the efficiency of transaction processing in multi-core in-memory environments by performing the conflict prediction of transactions. In addition, the proposed scheme provides an efficient HTM retry policy according to the characteristic of a given workload by using a jump algorithm based on gradient descent exploration. Finally, it is shown through our performance analysis using STAMP that the proposed scheme achieves about 50~200% better performance than the existing HTM schemes.
키워드(Keyword) 하드웨어 트랜잭셔널 메모리   충돌 예측   재시도 정책   멀티코어 인메모리 환경   Hardware Transactional Memory   conflict prediction   retry policy   multi-core in-memory database        
파일첨부 PDF 다운로드